数字信号DDR一致性测试协议测试方法

(2)根据读/写信号的幅度不同进行分离。如果PCB走线长度比较 长，在不同位置测试时可能读/写信号的幅度不太一样，可以基于幅度进行触发分离。但是 这种方法对于走线长度不长或者读/写信号幅度差别不大的场合不太适用。

(3)根据RAS、CAS、CS、WE等控制信号进行分离。这种方法使用控制信号的读/写  来判决当前的读写指令，是可靠的方法。但是由于要同时连接多个控制信号以及Clk、 DQS、DQ等信号，要求示波器的通道数多于4个，只有带数字通道的混合信号示波器才能  满足要求，而且数字通道的采样率也要比较高。图5.11是用带高速数字通道的示波器触发  并采集到的DDR信号波形。 DDR4 电气一致性测试应用软件。数字信号DDR一致性测试协议测试方法

对DDR5来说，设计更为复杂，仿真软件需要帮助用户通过应用IBIS模型针对基于 DDR5颗粒或DIMM的系统进行仿真验证，比如仿真驱动能力、随机抖动/确定性抖动、寄 生电容、片上端接ODT、信号上升/下降时间、AGC(自动增益控制)功能、4taps DFE(4抽头 判决反馈均衡)等。

DDR的读写信号分离

对于DDR总线来说，真实总线上总是读写同时存在的。规范对于读时序和写时序的 相关时间参数要求是不一样的，读信号的测量要参考读时序的要求，写信号的测量要参考写 时序的要求。因此要进行DDR信号的测试，第一步要做的是从真实工作的总线上把感兴 趣的读信号或者写信号分离出来。JEDEC协会规定的DDR4总线的 一个工作时 序图(参考资料： JEDEC STANDARD DDR4 SDRAM,JESD79-4),可以看到对于读和写信 号来说，DQS和DQ间的时序关系是不一样的。 上海DDR一致性测试销售价格DDR4存储器设计的信号完整性。

对于嵌入式应用的DDR的协议测试， 一般是DDR颗粒直接焊接在PCB板上，测试可 以选择针对逻辑分析仪设计的BGA探头。也可以设计时事先在板上留测试点，把被测信 号引到一些按一定规则排列的焊盘上，再通过相应探头的排针顶在焊盘上进行测试。

协议测试也可以和信号质量测试、电源测试结合起来，以定位由于信号质量或电源问题 造成的数据错误。图5.23是一个LPDDR4的调试环境，测试中用逻辑分析仪观察总线上 的数据，同时用示波器检测电源上的纹波和瞬态变化，通过把总线解码的数据和电源瞬态变 化波形做时间上的相关和同步触发，可以定位由于电源变化造成的总线读/写错误问题。

10Gbase-T总线测量为例做简单介绍。

10Gbase-T总线的测量需要按照图7-128来连接各种仪器和测试夹具。

10Gbase-T的输岀跌落/定时抖动/时钟频率要求用实时示波器测试；线性度/功率谱密度 PSD/功率电平要求用频谱分析仪测试；回波损耗要求用网络分析仪测试。

需要自动化测试软件进行各种参数测试，一般这个软件直接装在示波器内置的计算机里。 没有自动测试软件，测试是异常困难和耗时的工作。

测试夹具是测试系统的重要组成部分，测试仪器公司或一些专业的公司会提供工业标准 总线所用的测试夹具。当然也可以自己设计，自己设计时主要关注阻抗匹配、损耗、串扰等 电气参数，以及机械连接方面的连接可靠性和可重复性等可操作性功能。 用于 DDR、DDR2、DDR3、DDR4 调试和验证的总线解码器。

DDR数据总线的一致性测试

DQS (源同步时钟)和DQ (数据)的波形参数测试与命令地址总线测试类似，比较简 单，在此不做详细介绍。对于DDR1, DQS是单端信号，可以用单端探头测试；DDR2&3 DQS 则是差分信号，建议用差分探头测试，减小探测难度。DQS和DQ波形包括三态(T特征，以及读数据(Read Burst)、写数据(Write Burst)的DQS和DQ的相对时序特征。在 我们测试时，只是捕获了这样的波形，然后测试出读、写操作时的建立时间和保持时间参数 是不够的，因为数据码型是变化的，猝发长度也是变化的，只测试几个时序参数很难覆盖各 种情况，更难测出差情况。很多工程师花了一周时间去测试DDR,却仍然测不出问题的关 键点就在于此。因此我们应该用眼图的方式去测试DDR的读、写时序，确保反映整体时序情 况并捕获差情况下的波形，比较好能够套用串行数据的分析方法，调用模板帮助判断。 DDR 设计和测试解决方案；上海DDR一致性测试销售价格

D9050DDRC DDR5 发射机合规性测试软件.数字信号DDR一致性测试协议测试方法

RDIMM(RegisteredDIMM,寄存器式双列直插内存)有额外的RCD(寄存器时钟驱动器，用来缓存来自内存控制器的地址/命令/控制信号等)用于改善信号质量，但额外寄存器的引入使得其延时和功耗较大。LRDIMM(LoadReducedDIMM,减载式双列直插内存)有额外的MB(内存缓冲，缓冲来自内存控制器的地址/命令/控制等),在技术实现上并未使用复杂寄存器，只是通过简单缓冲降低内存总线负载。RDIMM和LRDIMM通常应用在高性能、大容量的计算系统中。

综上可见，DDR内存的发展趋势是速率更高、封装更密、工作电压更低、信号调理技术 更复杂，这些都对设计和测试提出了更高的要求。为了从仿真、测试到功能测试阶段保证DDR信号的波形质量和时序裕量，需要更复杂、更的仿真、测试和分析工具。

数字信号DDR一致性测试协议测试方法

深圳市力恩科技有限公司属于仪器仪表的高新企业，技术力量雄厚。公司是一家有限责任公司企业，以诚信务实的创业精神、专业的管理团队、踏实的职工队伍，努力为广大用户提供***的产品。公司拥有专业的技术团队，具有实验室配套，误码仪/示波器，矢量网络分析仪，协议分析仪等多项业务。力恩科技自成立以来，一直坚持走正规化、专业化路线，得到了广大客户及社会各界的普遍认可与大力支持。